PATENT ABSTRACTS OF JAPAN

(11)Publication number:

11-297097

(43) Date of publication of application: 29.10.1999

(51)Int.CI.

G11C 29/00 G01R 31/28 G11C 11/407 G11C 11/401

(21)Application number: 10-091263

(71)Applicant: MATSUSHITA ELECTRIC IND CO LTD

(22)Date of filing:

03.04.1998


(72)Inventor: KII NAOTO

(54) SEMICONDUCTOR MEMORY

(57)Abstract:

PROBLEM TO BE SOLVED: To reduce the inspection time in a low speed tester with a low operating frequency.

SOLUTION: An internal clock generator circuit 100 of the semiconductor memory has a rise detector circuit 110 constituted such that an external clock signal CLK, a signal obtd. by delaying and inverting the external clock signal CLK in a delay circuit 116 and test mode signal TEST1 are inputted to a 3-input AND circuit 118, and a fall detector circuit 111 constituted such that the external clock signal CLK and a signal obtd. by delaying and inverting the external clock signal CLK in a delay circuit 117 are inputted to a 2-input NOR circuit 119, and a clock combiner output circuit 112 comprising a 2-input NOR circuit 120 to which the output CLK2 of the rise detector circuit 110 and output CLK3 of the fall detector circuit 111 are inputted generates an internal clock at a frequency twice the external clock signal CLK frequency.



LEGAL STATUS

[Date of request for examination]

10.07.2003

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

Copyright (C): 1998,2003 Japan Patent Office

일본공개특허공보 평11-297097호(1999.10.29) 1부.

[첨부그림 1]

(19)日本国特許庁 (JP)

(2) 公開特許公報(A)

(11)特許出底公則吞号

特期平11-297097

(43)公開日 平成11年(1999)10月29日

福空前水 未請求 萧求项0数7 OL (全 18 頁)

(21)出資番号

传教学10-91283

(22)出期日

平成10年(1998) 4月3日

(71)出版人 000009821

松下電腦避受株式会社

大阪府門東市大学門東1006春地

(72)発明者 紀伊 证人

大阪府門真市大中門真1006番地 松下鐵器


政策联式会社内

(74)代理人 弁理士 宫井 戦失

(54) [発明の名称] 半等体記憶装置

【課題】 動作周波数の遅い低速の試験装置における検 査時間を理論する。

(別(美教) 外部クロック信号でし、と外部クロック信号でし、任を選延回路116で選延させ反転させた信号とテストモード信号TEST1を3人カAND回路118に入力する情域によって立ち上がり検出回路110を構成し、外部クロック信号でし、とを選延回路117で選延させ反転させた信号を2入カNOR回路119に入力する構成によって立ち下がり検出回路111を構成する。そして、立ち上がり検出回路111の出力でし、た2と立ち下がり検出回路111の出力でし、た3を入力する2人カNOR回路120で構成されるクロック合成出力回路112によって外部クロック信号でし、2位の風波数の内部クロックを発生する。



. ž .

「特許は少の作用)

【註录項 1】 外部クロック信号に同期して、 \$P\$0億 **冬、アドレス信号およびデータ信号を含む外部入力信号** を取り込む半導体記憶装置であって、

テストモード時に、前記外部クロック信号の立ち上がり、 と立ち下がりとに周期して、料物信号、アドレス信号お よびデータ信号を含む外部入力信号を取り込むための針 記外部クロック信号より高速の内部クロックを発生する 内部クロック発生手段を設けたことを特徴とする半導体 记住装置。

【請求項2】 内部クロック発生手段が、外部クロック 信号の立ち上がりを検出し、検出時にワンショットパル スを出力する立ち上がり検出手段と、前記外部クロック 信号の立ち下がりを検出し、検出時にワンショットパル スを出力する立ち下がり検出手段と、前記立ち上がり検 出手良および付記支ち下がり検出手段の出力を合成する クロック合成出力手段とで構成されていることを特数と する請求項 1 記載の半導体記憶装置。

【請求項3】 立ち上がり検出手段が、外部クロック信 号を遅延および反転する第1の遅延回路と、前記外部ク ロック信号と対記外部クロック信号を対記第1の遅延回 餅で遅延させ反転させた信号とを入力とするAN D回路 とで構成され、立ち下がり検出手段が、前記外部クロッ ク信号を選延および反転する第2の遅延回路と、 前記外 部クロック信号と前記外部クロック信号を前記第2の遅 延回路で遅延させ反転させた信号とを入力とするNOR 回路で構成され、クロック合成出力手段が、対記AND 回路の出力と村記NOR回路の出力とを入力とするOR 回路で構成されていることを特徴とする詰求項2記載の 半媒体記憶裝置。

【請求項4】 外部クロック信号に同期して、制御信 号、アドレス信号およびデータ信号を含む外部入力信号 **本取り込む半導体記憶装置であって、**

テストモード時に、前記外部クロック信号以外の外部入 力信号に同期して、制御信号、アドレス信号およびデー タ信号を含む外部入力信号を取り込むための前記外部ク ロック信号よりも高速の内部クロックを発生する内部ク ロック発生手段を設けたことを特徴とする半導体記憶装

【請求項5】 テストモード時に、外部クロック信号以 外の外部入力信号とともに付記外部クロック信号に同期 して、内部クロックを発生するように内部クロック発生 手段を構成したことを特徴とする請求項4記載の半導体 记位装置。

【請求項6】 内部クロック発生手段が、外部クロック 信号と対記外部クロック信号以外の外部入力信号とを含 成するクロック合成入力手段で構成されていることを特 数とする誹求項5記載の半導体記憶装置。

【請求項7】 クロック合成入力手段が、外部グロック 信号と前記外部クロック信号以外の外部入力信号とを入 カとする0 R回路で構成されていることを特徴とする詩 東項 6記載の半端体配復級値。

[0001]

11. 1

AM(ダイナミックランダムアクセスメモリ)やランバ スDRAM等のようなクロック同期型の半導体配位装置 に関するもので、特にテスティングを高速で実行可能な に聞するもので、特にテスティングを高速で実行可能な、 権威に関するものである。 I.a. 🗀

(0002)

【従来の技術】近年、システムの高速化に伴い、メモリ においても、これまでのファーストページやE DOタイ プのDR AMに代わり、さらに高速なクロック国項型メ においても、これまでのファーストページやEDOタイ

の市場からの要求が強くなってきている。 【0003】さらに、メモリ杏童についても、現在1.6 Mビットから 54Mビットへ移行しつつあり、1~2年 後には256Mビット、あるいは10ビットへと急速に 速じことが予想されている。そのような有景の中で、テ スティングに関する設備についても、テスタ性能アップ が必須となり、高頃化が進んでいる。また、大容量化に 伴い検査時間も増大していくなど、課題が表面化してき ている。そこで、いかに現有の数値を活かして数値投資 を低減させ、いかに検査時間の増加を抑えるかが今後の テスティング工程で重要である。

【0004】以降、従来のクロック同期型の半導体記憶 装置の例としてシンクロナスDRAMの構成および動作 について説明する。 図 4は従来のシンクロナスDRAM の様式を示すプロック図である。 このシンクロナスDR AMは、図4に示すように、メモリアレイ3と、メモリ アレイ3をコントロールするロウ糸料体回路1と、同じ くカラム系制御回路 2と、メモリアレイ3との間でデー タの入出力を行う入出力回路 4 と、 CKE(クロックイ ネーブル) コントロール回路 5と、モードレジスタ 5 と、2入力AND回路7とから構成されている。

【0005】また、CSは外部入力信号であるチップセ レクト信号(もしくはその入力端子)、RASは外部入 力信号であるロウアドレスストローブ信号(も しくはそ の入力端子)、CLKは外部入力信号である外部クロッ ク信号(もしくはその入力端子)、CKEは外部入力信 **巻であるクロックイネーブル信号(もしくはその入力端** 子)、CASは外部入力信号であるカラムアドレススト ローブ信号(もしくはその入力紹子)、WEは外部入力 (供事であるライドイネーブル信号)(もしくはその入力媒 子)、DQはデータ入出力(もしくはその入出力端子) である。なお、アドレス信号の入力端子は団示を省略し ている。

【0006】上記のロウ系制御回路1、カラム系制御回 路2および入出力料体回路4は、2入力AND回路7の ・出力である内部クロック トロLKとモードレジスタ5の

Same of the same &

٠.;٠

出力MO DE 1 とにより動物される。内部グロック I C L K は、2 入力A N D回路 7 との K E コントロール回路 5 とにより生成される。 具体的に説明すると、 外部クロック作号 C L K は 2 入力A N D回路 7 の ー 方の 入力域 と C K E コントロール回路 5 とに加えられ、 クロックイネーブル信号 C K E は C K E コントロール回路 5 の 出力 I C K E が 2 入力 A N D回路 7 の 他力の 入力域に加えられ、 2 入力 A N D 回路 7 の 出力が内部クロック I C L K と なる。

【0007】上記の2入力AND回路フとCKEコントロール回路5は、以下に設明するような製品仕様で要求されるクロックマスク機能を実現するために設けられている。まなわち、2入力AND回路フとCKEコントロール回路5によって、外部クロック信号CLKの立ち上がり時に、クロックイネーブル信号CKEが"H"レベルとなっておれば、次のサイクルの内部クロックに号にKの立ち上がり時に、クロックイネーブル信号CKEが"L"レベルとなっておれば、次のサイクルの内部クロック1 CLKを発生させない。

【0008】上記のクロックイネーブル信号でKEは、クロックマスク機能を実現するために用いられる信号であり、外部クロックでLKの立ち上がり時のレベルによって、以下の動作を制御する。すなわち、"L"レベル時は、太サイクルの内部クロック LC Kを発生させず、"H"レベル時は、次サイクルの内部クロック LC LKを発生させるように、2入力AND回路 7とでKEコントロール回路5の動作を制御する。

【0009】上記のモードレジスタ6は、メモリの動作を決定するためのレジスタであり、このモードレジスタ6の出力MODE1は、数ピットのバス信号であり、この信号をデコードした結果により、建つかのメモリの動作モードが切り替えられる。具体的に取明すると、モードレジスタ6の出力バス信号MODE1のデコード結果により、ロウ系制御回路1は、活性化プロックの数を切り替え、カラム系制御回路2は、アドレスカウンタのカウント数を切り替え、入出力料御回路4は、1回のCASアクセスで取り込むデータの個を切り替える。

【0010】 図5はCKEコントロール回路5の具体様成を示すプロック図である。このCKEコントロール回路5は、Dフリップフロップ30により構成され、外部クロック信号CLKはDフリップフロップ30のロウクス分端に加えられ、Dコリップフロップ30のQ出力がCKEコントロール回路5の出力ICKEとなる。つまり、このCKEコントロール回路5は、クロックイネーブル信号CKEを外部クロック信号CLKによってラッチする機能を有する。

【0011】図7に従来例のシンクロナスDRAMの基

本的女女イミングチャートを示す。図7には、チップセレクト信号でS、ロウアドレスストローブ信号RAS、カラムアドレスストローブ信号でAS、ライトイネーブル信号WE、外部クロック信号でLK、クロックイネーブル信号でKE、内部クロック・CLKおよびデータ入出力DQの任意イミングが示されている。この中で、チップセレクト信号でS、ロウアドレスストローブ信号RAS、カラムアドレスストローブ信号でAS、カラムアドレスストローブ信号でAS、カラムアドレスストローブ信号でAS、カラムアドレスストローブ信号でAS、カラムアドレスストローブ信号でAS、カラムアドレスストローブ信号でAS、カラムアドレスストローブ信号でAS、カラムアドレスストローブ信号でAS、カラムアドレスストローブ信号でAS、カラムアドレスストローブに関切して取り込まれ、あるいは出力される。

【0012】図7の例は、1週のアクセスサイクルを示 している。からまでが1回のサイクルである。サ イクルで、チップセレクト信号で8およびロウアドレス ストロープRASが"し"レベル時に外部クロック信号 CLKの立ち上がりが来ているので、ロウ系制御回路 1 によるロウ系動作がスタートする。また、サイクルで データー・チップセレクト信号CS、カラムアドレスストロープ信 号CASおよびライトイネーブル信号WEが "L" レベ ル時に外部クロック信号 CLKの立ち上がりが来ている ので、カラム系制御回路2によるカラム系動作がスター トし、国験にそのサイクルで取り込んだデータW Oを入 出力料御回路4によってメモリアレイ3の内部に取り込 む。その後、サイクルで、チップセレクト信号CS、 ロウアドレスストローブ信号RASおよびライトイネー ブル信号WEが"L"レベル時に外部クロック信号CL Kの立ち上がりが来ているので、ロウ系動作エンド信号 が発生し、1サイクル後のサイクル目で、ロウ系制御 同路 1によるロウ系動作が完了する。

【10 0.1 3】 女お、カラム系動作の窓で時点は、シンクロナスDRAMの動作によって異なる。このシンクロナスDRAMには、一つのでASアドレス入力に対して、バースト長1,2,4,8,Full(カラムアドレスの最大値)ワード分のデータをクロックに同期して取り込む動作モードがあり、この動作モードをモードレジスタ6により、電気的にプログラムすることが可能である。例えばライト時は、このパースト長のサイクルでカラム系の動作が完了する。なお、従来の汎用DRAMはバースト長が1のみである。

【00:14】ここで、外部グロック信号CLKのレート (周期)をr(ns)、1ビットデータをアクセスする ためのサイクル数を t R Cとすると、1ビットデータを アクセスするのに必要な時間 t 1は

ti=tRCxr (ns)

となる。 じたがって、 n ピットのデータをアクセスする たのの時間 t s は、

 $t = n \times t \cdot 1 = n \times t \cdot R \cdot C \times r$ (ns)

となる。 よって、外部クロック信号 OL Kのレート r (n s) が、遅くなるほどドータルのアクセス時間が増 加してじまう。 S 17 .

A 80.44 .

and the more

Sec. 15.

はないなかとうこと

100 100 100 100

【0015】快密装置のレートは、外部クロック信号でLKのレートで(ns)と関等であるので、低速快整装置における快密時間は非常に長くなってしまい、生産船力の低下をきたし、コスト場にもつながってしまう。上記の快密装成のレートとは、デバイスに印加する信号の発生において、例えばクロック信号に同期して、アドレスや入力信号、データを取り込み、メモリ内部へのデータの書き込みやメモリ内部ののデータの書き込みや状モリ内部のレート(クロック信号に対した期待値を比較することにより、パスノフェイル判定期のが選くなるほど、データの書き込みや読み出しを遅くなる。

[0016]

【発明が解決しようとする課題】 半球体製品においては、製品の特性の良否を特定するためにウエハの状態やパッケージングした後に検査を実施するが、上記従来の様成では、検査装置のレートが検査時間に大きく依存してしまうため、レートが修道な検査装置においては、検査時間が増入せ産能力の低下をきたしてしまう。そのため、生産能力を推持するためには、高額な高速検査装置等の数値検疫が必要となる。

【0017】 なお、検査装置では、メモリに印加する信号、例えばクロック信号(パルス信号)において、1クロック(1パルス)を発生する期間をレートと呼んでおり、このレートが検査装置よって異なる。現在最も速いもので250Mはレートであり、遅いものでは1M地程度のものまで存在する。メモリに1ビットのデータを書いたり、読んだりするのは、上記の例えば1レート内で実施される。よって、1Mビットのメモリにデータを含く場合、250Mとレート(40s)の高速の検査装置と1MMとレート(1ps)の低速の検査装置のそれぞれでのトータル書き込み時間は

高速: 1Mビット×4ns=4ms

低速: 1'Mピット× 1 p s = 1's

となり、この場合、250倍の検査時間の差が発生す

【0018】本発明の目的は、低速な検査装置において も従来よりも検査時間の増加を抑えることを可能とする クロック同期型の半導体記憶装置を提供することであ る。

[0019]

【理路を解決するための手段】上記課題を解決するために、本発明の半路体記憶装置は、テストモード時における制物信号、アドレス信号およびデーク信号を出外部、入力信号を取り込みを、外部クロック信号の片方のエッジ(何えば、立ち上がリエッジ)に同期して行うのではなく、外部クロック信号の円方のエッジ(立ち上がリエッジおよび立ち下がりエッジ)に同期して行うための外

部クロック信号より高速の内部クロック、あるいは外部クロック信号以外の他の外部入力信号を利用し、その立ち上がリエッジもしくは立ち下がリエッジまたはそれらの円が四月のして行うための外部クロック信号の片方または円分のエッジに回期して行うための外部クロック信号以外の他の外部クロック信号は外の他の外部クロックを発生の時代というでは、アストモード時には、内部クロック発生の時から出力される外部クロックで見より高速の内部クロックを発生である。

【0020】この様成によって、管連な検査装置においても、従来よりも検査時間の大幅な短額を図ることが可能となる。つまり、通常のアクセス時に用いる外部クロックの周波数よりも低い周波数しか発生できない低速な検査設置であっても、半導体記憶装置の内部でよい周波数を発生する(通常のアクセス時に用いる外部クロックの周波数までの)ことにより、通常のアクセス時と同様な動作を可能とするということである。

【0021】ここで、外部クロック信号より高速の内部クロックを用いてメモリアクセスを行うことによって、新速な検査検査であっても、従来よりも検査時間の大幅な短額を図ることができる点について説明する。クロック同期式のメモリにおいて、1回のメモリへのアクを水、内部クロックの「風扇の時間が、1回のメモリへのアクセス時間に比例する。そのため、外部クロックの周扇(検査装置のクロック発生周扇(レート)で、実力が決まる)に対して、内部クロックの周角を短く(周波数を上げる)ことによって、1回のメモリへのアクセス時間も短くすることができる。

[.0022]

【契明の実施の形態】本契明の半導体記憶装置は、外部 クロック信号に同期して、制御信号、アドレス信号およびデータ信号を含む外部入力信号を取り込む半導体記憶 級置であり、テストモード時に、外部クロック信号の立ち上がりと立ち下がりとに同期して、外部の信号、アドレス信号およびデータ信号を含む外部入力信号を取り込むための外部クロック信号より高速の内部クロックを発生する内部クロック発生手段を設けている。

【0023】この場合、内部クロック発生手段は、例えば、外部クロック信号の立ち上がりを検出し、検出時にワンショットバルスを出力する立ち上がり検出手段と、外部クロック信号の立ち下がりを検出し、検出時にワンショットバルスを出力する立ち下がり検出手段と、立ち上がり検出手段および立ち下がり検出手段の出力を含成するクロック合成出力手段とで様成される。

[0024] また、上記の立ち上がり検出手段は、例え

は外部クロック信号を遅延させる第1の遅延回路と、外部クロック信号と外部クロック信号を第1の遅延回路で遅延させ反映させた信号とも入力とするAN D関係ではたっかの信号を遅延させる第2の遅延回路と、外部クロック信号と外部クロック信号を第2の遅延回路と、外部クロック信号と外部クロック信号を第2の遅延回路で遅延させ反映させた信号とを入力とするNO R回路では延される。また、クロック合成出力手段は、例えばAN D回路の出力とNO R回路の出力とを入力とするO R回路では成される。なお、第1および第2の遅延回時は共通化してもよい。

【0025】この様成によると、テストモード時には、外部クロック信号より高速の内部クロックで制御信号、アドレス信号およびデータ信号を含む外部入力信号の取り込みを行うことが可能であるため、低速な快度図ることが可能である。本契明の他の半遅休記憶接置は、外部クロック信号に回期して、制御信号、アドレス信号およびデータ信号を含む外部入力信号を取り込む半遅休記憶接近であり、テストモード時に、外部クロック信号は以外の外部クロック信号より流速の内部クロックを発生する内部クロック信号より流速の内部クロックを発生する内部クロックを発生手食を設けている。

【0026】この場合、内部クロック発生手段は、テストモード時に、外部クロック信号以外の外部入力信号ととに外部クロック信号に同期して、外部クロック信号より高速の内部クロックを発生するように構成してもよい。また、内部クロック発生手段は、例えば外部クロック信号と外部クロック信号以外の外部入力信号とをのロック合成入力手段で構成される。また、クロック信号以外の外部入力信号とを入力とするのR回路で構成される。

【0027】この構成によると、テストモード時には、外部クロック作号より高速の内部クロックで制御信号。 アドレス信号およびデータ信号ををむ外部入力信号の取り込みを行うことが可能であるため、修道な検査疑定においても、従来よりも検査時間の大幅な短額を図ることが可能である。以下、本契明の実施の形態について、図面を参照しながら説明する。

【0028】図1は本発明の実施の形態のクロック同期型の半路体記憶装置の例としてのシンクロナスDRAMの情域を示すブロック回である。このシンクロナスDRAMは、図1に示すように、メモリアレイ103を1メモリアレイ103を1ントロールするロウ系制御回路101と、同じくカラム系制御回路102と、メモリアレイ103との間でデータの入出力を行う入出力料役回路104と、外部クロック信号でしておよび外部クロック 代号でして以外の外部入力信号であるクロックイネーブ

ルは号のKEを禁にしてテストモード時に外部クロック 信号のLKより高速の内部クロック LOLKを出力する 内部クロック発生回路 100 と、CKE(クロックイネ ーブル)コントロール回路 106 と、モードレジスタ 1 05とから様式されている。

【0029】また、CSは外部入力信号であるチップをレクト信号(もしくはその入力端子)、RASは外部入力信号である内のアドレスズドローブ信号(もしくはその入力端子)、CLKは外部入力信号である外部クロック信号(もしくはその入力端子)、CKEは外部入力信号であるクロックイネーブル信号(もしくはその入力端子)、WEは外部入力信号であるライトイネーブル信号(もしくはその入力端子)、DQはデータ入出力(もしくはその入力端子)である。なお、アドレス信号の入力端子は四示を省略している。なお、アドレス信号の入力端子は四示を省略している。

والأراري بالمناز موروا والمراجع أماع والجارات المروانيات

A

。 115 小学达到陈君(4

【0030】上記のロウ系制御回路1、カラム系制御回 路2および入出力刺御回路4は、内部クロック発生回路 100の出力である内部クロックト CLKとモードレジ スタ105の出力MODE1とにより制御される。内部 クロックICLKは、内部クロック発生回路 1.0 0.と C KEコントロール回路 1:06 とモードレジスタ1 05 と により生成される。具体的に説明すると、外部クロック 信号CLKは内部クロック発生回路 100とCKEコン トロール回路 105とに加えられ、クロックイネーブル 信号CKEは.CKEコントロール回路 1:05に加えら れ、モードレジスタ105から出力されるテストモード **保号TEST 1はCKEコントロール原鉄 10.6と内部** クロック発生回路 100とに加えられ、CKEコントロ - 川回路 10.65の出力 I CKEが内部クロック発生回 路100に加えられ、内部クロック発生回路100の出 力が内部クロックICLKとなる。

【0031】この場合、モードレジスタ105から出力されるテストモード信号TEST1が"L"レベルのときは、外部クロック信号でLKの立ち上がりと同期した内部クロックICLKが内部クロックス生回路100から発生する。ただし、CKEコントロール回路106が外部クロック信号でLKによってクロックイネーブル信号CKEをラッチし、その出力ICKEを内部クロック発生回路100を供給するので、クロックイネーブル信号CKEが抜けたときには、内部クロックICLKも抜けることになる。

【00.02】また、テスドモード信号TEST1が "H"レベルのときは、外部クロック信号でしたとクロックイネーブル信号でKEの立ち上がりおよび立ち下がりに向新りロック「CLK、(外部クロック信号-CLKの4倍の周波数)が内部クロック発生回路 100から発生する。このとき、CKEコントロール回路106に"H"レベルのテスドモード信号TEST1が加え

られているので、クロックイネーブル信号 CKEの状態 にかかわらず、CKEコントロール回路 1 0 6の出力! 5 がハイインピーダンス状態である。 CKEが"H"レベルの状態を推接し、内部クロックト・・・・ CLKが抜けることはない。 and the second of the second

.【0033】図2は、図1に示した内部クロック発生図、ペー 時 1 0 0 の具体構成を示すプロック図である。内部クロ サ1000A PFIRM セハックロック合成入力回路 113 と 立ち上がり検出回路110と立ち下がり検出回路111 とクロック合成出力原路112とから構成される。図2 の回路においては、外部クロック信号CLKが3ステー トパッファ1 2 1 の入力場および2入力 NO R回路 1.2 。 フローカの入力場に加えられ、クロックイネーブル信号 CKEが2入力NOR回路123の他方の入力端に加え、 インパータ1:22の出力端と3ステートパップァ1:21 の出力端とが共通接続される。

· ::

【003.4】3ステートインバータ1.2.2の出力幅と3 ステートバッファ121の出力端とが共通されたノード に現れる信号、つまりクロック合成入力回路 1 1 3の出 力信号をCLK1とすると、この信号CLK1は、3入 カAND開路118の第1入力端と遅延開路116.1 17の入力端と2入力NOR回路119の一方の入力端 とに加えられる。また、遅延回路116の出力が3入力 AND回路118の第2入力端に加えられ、遅延回路1 17の出力が2入力NOR回路119の他方の入力端に 加えられる.

【0035】3入力AND回路118の出力CLK2が 3ステートバッファ114の入力端と2入力NOR回路 120の一方の入力端とに加えられ、2入力NOR回路 119の出力CLK3が2入力NOR回路120の他方 の入力端に加えられ、2入力 NO R回路 1 2 D の出力が 3ステートインバータ115の入力端に加えられ、3ス テートインバータ 1 1 5の出力幅と3 ステートバッファ 114の出力幅とが共通接続される。

【0036】3ステートインバータ115の出力端と3 ステートバッファ114の出力端とが共通接続されたノ ートに現れる信号、つまりクロック合成入力回路112 の出力信号を内部クロック I CLKとする。また、CK Eコントロール回路106の出力信号ICKEは、3人 カAND回路 118の第2入力端に加えられる。

【0037】また、モードレジスタ105の出力信号で あるテストモード信号TEST1は、 3ステードバッフ ァ121, 114のコントロールゲートとインバータ1 24の入力端に加えられ、インバータ1/24の出力が3 ステートインバータ123, 115のコントロールゲー トに加えられる。ここで、上記のクロック発生回路10 Dの動作について説明する。 テストモード信号TEST 1が"し"レベル(テストモードではない通常動作モー ド) のときには、3ステートバッファ121。114が イネーブル状態で、3ステートインバータ122, 11

・【0038】このときには、外部クロック信号でし、水が 3ステートバッファ 12.1を通してクロック合成入力回 ・ 3 ロック会成入力回路 1°1 3 の出力信号 OLK 1 が立ち上 がり検出回路1/10と立ち下がり検出回路1/11とに入。 かされる。なお、このとき、クロック合成入力回路11 3では、外部クロック信号CLKとクロックイネーブル 信号CKEとの否定論理技が2人力NOR回路123で とられることで、。外部クロック信号 CLKとクロックイ ネーブル信号 CKEとが合成されるが、3ステートイン パータ 12 2がハイインピーダンス状語であるため、ク CKEか2人刀NO R回路 1 23の出力が3 ステ られる。また、2人力NO R回路 1 23の出力が3 ステ (0039) 立ち上がり検出回路 1 1つでは、クロック :合成入力回路1.1.3の出力信号でした1とこの出力信号 CLK1を遅延回路115で遅延して反転した信号とC 理様が3入力AND回路118でとられることにより、 CKEコントロール回路106の出力信号 I CKEが "H"レベルであるときに限り、クロック合成入力回路 113の出力信号 CLK1の立ち上がりに同期 してワン ショットパルスが発生する。また、立ち下がり検出回路 111では、クロック合成入力回路113の出力信号で LK1とこの出力信号CLK1を遅延回路117で遅延 して反転した信号との否定論理和がとられることによ り、クロック合成入力回路113の出力信号 CLK1の 立ち下がりに同期してワンショットパルスが発生する。 [0040] 上記の立ち上がり検出回路 110では、3 入力AND回路118に、CKEコントロール回路10 5の出力信号 I CKEを加えることにより、 CKEコン トロール回路 105の出力信号 I CK Eが "H" レベル であるときに競り、クロック合成入力回路113の出力。 信号CLK1の立ち上がりに同期してワンショットバル スが発生するようにしているが、その理由について以下 で説明する。

【00'41】これは、製品の仕様において、外部入力信 号であるグロックイネーブル信号CKEのレベルによっ て、内部クロックICLKを発生させたり、発生させな い機能が要求されており、この機能を実現するために上 記のような構成としている。すわなち、立ち上がり検出 を行うか、行わないかを決定するために、 CKEコント ロール回路 1 0 5 の出力信号 | CKEを3入力AND回 路118に加えて、内部クロックIOLKの発生を制御 している。したがって、製品の仕様によって、この機能 が不要な場合は、 CKEコントロール回路 1 06 の出力 信号 I CKEを加えずに、常に"H" レベルに固定すれ はよく、その場合には、2入力AND回路でもよい。 【0042】クロック合成出力回路112では、立ち上 - がり検出値跨1 1 0 の出力 C L K 2 が3 ステート バッフ

ァ114を通して内部クロック I CLKとして出力される。なお、このときに、立ち上がり検出回路 110の出力のLK2と立ち下がり検出回路 111の出力のLK3との否定論理核が2入力NOR回路 120でとられることにより、立ち上がり検出回路 1110の出力CLK2と立ち下がり検出回路 1110の出力CLK2とが合成されるが、3ステートインパータ 115がハイインピーダンス状態であるため、クロック合成出力回路 112から出力されることはない。

【0043】一方、テストモード信号TEST1が "H" レベル(テストモード)のときには、 3ステート パッファ 12 1。 1 1 4 がハイインピーダンス状態で... 3ステートインバータ 122, 115がイネーブル状態 である。このときには、外部クロック信号でLKとクロ ックイネーブル信号 CKE との否定論理技が 2入力NO R回路123でとられることで、外部クロック信号CL Kとクロックイネーブル信号 CKEとが合成され、3ス テートインバータ122で反転された後、クロック合成 ・・・ 入力回路113の出力信号 CLK1として出力される。 このクロック合成入力回路 1 1 3の出力信号 CLK1が 立ち上がり検出回路110と立ち下がり検出回路111 とに入力される。なお、このとき、3ステートバッファ 121がハイインピーダンス状態であるため、外部クロ ック信号でしんがそのまま出力されることはない。 【0044】立ち上がり検出回路110では、クロック 合成入力回路113の出力信号CLK1とこの出力信号 CLK1を遅延回路 1 1.6 で遅延して反転した信号とC KEコントロール回路106の出力信号1CKEとの結 理徒が3入力AND回路 1 18でとられることにより、 CKEコントロール回路 106の出力信号! CKEが "H"レベルであるときに限り、クロック合成入力回路 113の出力信号CLK1の立ち上がりに同期してワン ショットバルスが発生する。また、立ち下がり検出回路 111では、クロック合成入力回路119の出力信号で LK1とこの出力信号CLK1を遅延同路117で遅延 して反転した信号との否定論理和がとられることによ り、クロック合成入力回路113の出力信号。CLK1の 立ち下がりに同期してワンショットパルスが発生する。 [0045] クロック合成出力回路112では、文ち上 がり検出回路110の出力 CLK2と立ち下がり検出回 路111の出力CLK3との否定論理核が2入力NOR 同路 120でとられることにより、立ち上がり技出回路 110の出力CLK2と立ち下がり検出回路111の出 カロLK3とが合成され、3ステートインバータ1 15 で反転された後、内部クロック!CLKとして出力され る。なお、このとき、3ステートバッファ114がハイ インピーダンス状態であるため、ご立ち上がり検出回路 1 10の出力CLK2が出力されることはない。

【0046】図3は、図1の半導体記憶装置におけるC

KEコントロール回路 1 06 の具体構成を示すプロック

図である。このCKEコントロール回路 105は、Dフ リップフロップ130と2入力0R回路131とで得成 され、外部クロック信号でしたがロフリップフロップ 1 3.0のクロック入力返に加えられ、クロックイネーブル 信号CKEがDフリップフロップ、130のD入力端に加 えられ、Dフリップフロップ 130のQ出力が2入力Q R同語:31の一方の入力媒に加えられ、モードレジス タ 1 0 5から出力されるテストモード信号T E S T 1 が 2入力0 R回路131の他方の入力端に加えられ、2入 カOR回路131の出力がICKEとなる。 【0047】このCKEコントロール回路105世。テ ストモード信号TEST1が"L"レベル G温栄動作モ – ド)のときは、従来例のCKEコントロール回路ちと 回様の動作をし、テストモード信号TEST 1が"H" レベル (テストモード) のときは、 ロフリップフロップ 1.30の出力に係わらず、つまり外部クロック信号でし Kおよびクロックイネーブル信号 CKEの状態に係わら ず、出力 I CKEを "H" レベルに保つ構造を有する。 【0048】上記のCKEコントロール回路 1.05は、 テストモード時に、Dフリップフロップ 1 3 0 の出力に 低わらず、 つまり外部クロック信号 C L K およびクロッ クイネーブル信号の状態に係わらず、出力 I CKEを "H"レベルに保つようにしているが、その理由は、以 下のとおりである。 すなわち、 CKEコントロール回路 106の出力! GKEを"H"レベルに保つことによ り、立ち上がり検出回路110を常に活性化状態とし、 外部クロックイネーブル信号CKEのレベルに関係なく 内部クロックICLKを発生させるためである。 【0049】また、モードレジスタ105は、従来例の モードレジスタ6とはほぼ同じ構成であり、例えばテス トモード信号TEST 1を発生および記憶するためのう ッチ回路(例えば、フリップフロップ)が追加された点 が異なるだけである。図 6に本発明の実施の形態の半導 休記像装置における通常動作モード時とテストモード時 の各群のタイミングチャートを示す。図 5には、テスト モード信号TEST1、チップセレクト信号CS、ロウ アドレスストローブ信号RAS、カラムアドレスストロ - ブ信号CAS、ライトイネーブル信号WE、外部クロ ック信号CLK、クロックイネーブル信号CKE、内部 クロックICLK、クロック合成入力回路 1 13の出力 C L K 1: 立ち上がり検出回路 1 1 0の出力 C L K 2、 立ち下がり検出问題111の出力CLK3。データ入出 カDQの各タイミングが示されている。図 5の通常動作 モードとテストモードは、あくまでも低速の検査装置の 出力信号を用いた場合のモードである。

出力信号を用いた場合のモートである。
【OO50】テストモード信号TEST1は、過常動作
モードの場合に"L"レベルであり、モードレジスター
O5をテストモードにセットすると、テストモード信号
TEST1のレベルは"H"レベルになる。通常の動作
を示しているのが、からのタイミングであり、CS

信号、RAS信号、CAS信号、WE信号等の動作タイミングは上記した図7の従来の動作タイミングと基本的 に同様である。つまり、図7の従来の動作タイミングの 一番を示している。

【0051】なお、のサイクルにおいては、クロック イネーブル信号CKEが"L"レベルの時に外部クロッ ク信号CLKの立ち上がりが来ているので、 CKEコン トロール包路 1 05の出力 I CKEは、"L"レベルと なり、次のサイクルでは、内部信号である内部クロッ クI CLKは発生しない。図7の従来例のタイミングで は、クロックイネーブル信号CKEの抜けがないのに、 図6の実施の形態では、のタイミングでクロックイネ ーブル信号CKEが抜けており、そのタイミングで!C LKが観落しているが、その理由は以下のとおりであ る。すなわち、従来例の図7ののタイミングと、実施 の形態の図5のの外部入力タイミングが異なるため、 内部クロックICLKの扱る無いは異なるのである。 よ って、実施の形態と同じ外部入力のとき、従来において も、内部クロックICLKは、脱塔することになる。な お、TEST 1信号が "H" レベルのときには、実施の 形態ののタイミングの入力においても、内部クロック LCLKは原体しない。

【0052】以降のサイクルは、テストモード時の動作タイミングを示す。CKEコントロール回路106において、以降、テストモード信号TEST1は"H"レベルにセットされ、2入力のR回路131の出力である信号・CKEは、クロックイネーブル信号のよとなりに来たとしても、"H"レベルのままとなる。
【0053】内部クロック発生回路100においては、テストモード信号TEST1が"H"レベルとなるため、3ステートインパータ115。122がイネーブル状態となり、3ステートパッファ114。121はハイインピーダンス状態となる。よって、内部信号であるクロック信号でしたとクロックイネーブル信号でKEのOR

論理をとったものとなる。

号のバルス帽、周期等が全く変化しているが、この点について説明する。CS、RAS、CAS、WE、CKE等の入力信号のバルス幅および周期は、検査経費が任意に制御できるものである。外部クロックは号CLKも同様である。ただし、周期については、最高周波数が検査装置によって異なり、低周波の装置ほど安価である。【ロロ55】上記クロックイネーブル信号CKEとの部クロック:CLKとの周期は、以下のようにしてとら、あないち、検査装置がクロックに分して、との返形を制御しており、外部クロック信号CLKの立ち上がリエッジのタイミングに対して、クロックイネー

【0054】図6では、通常動作モード時とテストモー

ド時とで、CS、RAS、CAS、WE、CKEの各信

ブル信号 CKE(その他のRAS、CAS等も同様)が セットアップ・ホールド時間(製品の仕様で決められ る)を選足すれば、内部クロックとも同期することがで きる。

【0056】 従来例と実施の形態でのCS、RAS、CAS、WE、CKEの波形の違いの理由について説明する。 従来例では、封述のように、外部クロック信号でしたの立ち上がリエッジタイミングでのみ CS、RAS、、、、、CKE等のレベルに対して、同期をとっていたが、実施の形態では、外部クロックでし、Kの立ち上がリエッジおよび、他の任金の外部入力信号(実施の形態では、クロックイネーブル信号でKEで説明)の立ち上がリエッジおよび立ち下がリエッジにおいても、同期をとれるようになったたのである。CS、RAS、・・・、WE等に対しても同様である。

【0057】つぎに、検査装置における検査の手順について説明する。従来は、外部クロックでし、Kの立ち上が リエッジに両別するように、でき、RAAS、CAS等の メモリ制御信号を検査装置から与えてメモリの書き込み、読み出し動作をきせていたが、この実施の形態で は、外部クロック信号でし、Kの立ち上がリエッジおよび立ち下がリエッジならびに任意の他の入力信号の立ち上がリエッジおよび立ち下がリエッジのタイミングに同期 するように、CS、RAS、CAS等の信号を入力して おり、これによりメモリの書き込み、読み出し動作を実 地している。

【0058】つぎに、メモリの内部アクセスクロックの 周期が短いと検査速度が遅くなる理由について説明する。メモリの検査は、メモリセルにデータを含いた後、 読み出し動作を行い、合いたデータが正しく読み出されるかを判定している。このメモリでは1ビットのデータ を含く/読むためには、内部クロックの任意のパルス発生回数が必要である。よって、その回数をnとすると、 1ビットのデータを含く/読むための時間は、(n×クレックの周期)となり、クロック周期が短くなるほど検 要時間が短くなる。

【00.59】クロック合成入力回路113の出力CLK1が立ち上がり検出回路110および立ち下がり検出回路111に入力されているので、立ち上がり検出回路113の出力CLK2は、クロック合成入力回路113の出力信号CLK1の立ち上がり検出回路111の出力CLK3 は、クロック合成入力回路113の出力信号CLK1の立ち下がり時にワンショットバルスを生成する。よって、内部クロック発生回路100のクロック合成出力回路112の出力10にK2と立ち下がり検出回路110の出力CLK2と立ち下がり検出回路1110出力CLK2と立ち下がり検出回路1110出力CLK2と立ち下がり検出回路1110出力CLK2と立ち下がり検出回路1110出力CLK3のCR論理をとったものであるので、以降に示すように、1レート内に4クロックが発生することにな

. 2

る.

【0050】 これにより、上記従来のタイミングと同様に、1ビットのデータをアクセスするのに必要な時間はt2は、外部クロック信号でし、Kのレートをr(ns)、1ビットデータをアクセスするためのサイクル数をtRCとすると、

t2= (tRC/4) × r= t1/4 (ns) となる。ただし、t1は、従来の1ビットデータアクセ スに必要な時間である。

(0051) したがって、nビットのデータをアクセス するための特別 t bは.

 $tb=n\times t2=n\times (tRO/4)\times r=ta/4$ (ns)

となる。ただし、toは、従来のロビットデータアクセスに必要な時間である。よって、検査時間を従来例の4分の1に短縮することができる。以下同様に、クロックイネーブル信号のKE以外の外部入力信号を同様な手段で論語合成することにより、1レート内に発生させるクロック数を増やすことも可能であり、さらに検査時間を短縮することもできる。

【0062】クロックイネーブル信号 CKE以外の外部 入力信号として以下のようなものが考えられる。: 例えば 例えば、CS幅子は、チップセレクト信号の幅子であ

"L"レベル時:チップイネーブル(動作可)、

"ド"レベル時にチップディセーブル(動作不可)の機能を実現する端子である。検査時は、常にチップイネーブル状態でよいので、テストモード時は、何らかの方法でテスタが発生する外部CS入力信号のレベルに関係なく、"L"レベルに固定し、このとき外部CS入力信号を内部クロック用に切り替えることで、内部クロックを発生することができる。

【0053】なお、上記実施の形態では、外部クロック 信号 CLKとクロックイネーブル信号 CKEとを合成 し、さらに、それらのパルスの立ち上がりと立ち下がり。 のタイミングで各々ワンショットパルスを発生すること で、従来例の4倍の内部クロックを生成するようにした が、外部クロック信号CLKのみを利用し、その立ち上 がりと立ち下がりのタイミングで各々ワンショットパル スを発生することで、従来例の2倍の内部クロックを生 成するだけでも、従来例にくらべて検査時間を2分の1 に控約することができる。また、立ち上がりおよび立ち 下がりの両方を利用せずに、それらの何れか片方のみを 利用するだけであっても、外部クロック信号CLKとそ わ以外の外部入力信号の一つであるクロックイネーブル 信号 CKEとを合成することで、従来例に比べて高速の 内部クロックを生成することができ、検査時間を短続す ることができる。 さらに、外部クロック信号 CLK以外 の外部入力信号を用いる場合であっても、、立ち上がりと 立ち下がりの両方でワンショットパルスを発生させた

り、複数の外部入力信号を含成することによって、外部 クロック信号 CL K より高速の内部クロックを生成する ことが可能で、この高速の内部クロックを用いて検空を 行うことで、検査時間を従来に比べて環路することがで きる。

[0064]

【発明の効果】この発明の半導体配位装置によれば、内部クロック発生手段によって、外部クロック信号より高速の内部クロックを生成しているので、低速な検査装置においても、従来よりも検査時間の大幅な短額を図ることが可能となる。

【図1】本発明の実施の形態における同期型DRAMの 構設艦の衛星収扱側図である。

【図2】図1の内部クロック発生国路の具体的な構成を示すプロック図である。

【図3】図1のCKEコントロール回路の具体的な構成を示すブロック図である。

【図4】従来の周期型DRAMの構成を示すプロック図である。

【図5】図4のCKEコントロール回路の具体的な構成を示すプロック図である。

【図6】図 1 の半導体記憶装置のタイミングチャートで


【図7】図4の半導体記憶装置のタイミングチャートである。

【符号の説明】


- 1 ロウ系制御回路
- 2 カラム系制御回路
- 3 メモリアレイ
- 4 入出力對你回路
- 5 CKEコントロール回路
- 6 モードレジスタ
- 7 2入カAND回路 30 Dフリップ・フロップ
- 100 内部クロック発生回路
- 1:01 ロウ系制御団路
- 102 カラム系制御回路 103 メモリアレイ
- 1.04 入出力制御回路
- 105 モードレジスタ
- 1:06 ぐドミコントロール回路
- 110 立ち上がり検出回路
- 1 1 1 立ち下がり検出回路 1 1 2 クロック合成出力回路
- 113 クロック合成人力回路
- 114 3ステートバッファ
- 115 3ステートインバータ
- 116 遅延回路
- 117 遅延回路


123

3入力AND回路 1 18 119 2入力NO R回路 124 インバータ 2入力NO R回路 ロフリップブロップ 120 1'3 1 2入力O R回路 3ステートバッフザ 3ステートインバータ 2入力NO R回路 122










[첨부그림 13] |



This Page is Inserted by IFW Indexing and Scanning Operations and is not part of the Official Record

BEST AVAILABLE IMAGES

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images include but are not limited to the items checked:

BLACK BORDERS

IMAGE CUT OFF AT TOP, BOTTOM OR SIDES

FADED TEXT OR DRAWING

BLURRED OR ILLEGIBLE TEXT OR DRAWING

SKEWED/SLANTED IMAGES

COLOR OR BLACK AND WHITE PHOTOGRAPHS

GRAY SCALE DOCUMENTS

LINES OR MARKS ON ORIGINAL DOCUMENT

REFERENCE(S) OR EXHIBIT(S) SUBMITTED ARE POOR QUALITY

IMAGES ARE BEST AVAILABLE COPY.

☐ OTHER:

As rescanning these documents will not correct the image problems checked, please do not report these problems to the IFW Image Problem Mailbox.